Home > 接口 IP > LPDDR 内存控制器 IP > LPDDR5 控制器
LPDDR5 控制器使用简单的本地接口接受命令,并将其转换为 LPDDR5 设备所需的命令序列。该核心还能够执行所有初始化、刷新和断电功能。
核心使用存储体管理逻辑监控每个 LPDDR 存储体的状态。存储体仅在必要时打开或关闭,以最小化存取延迟。
核心会在命令队列中将多个命令排队。这将允许到高度随机的地址位置的短传输以及到连续地址空间的更长传输实现最优带宽利用率。命令队列还用于适时地执行前视激活、预充电和自动预充电,进一步提高总体吞吐量。
可以选择随核心交付 AXI 核心总线接口、多端口前端和内联 ECC 核心等附加核心。该核心以与目标 LPDDR5 PHY 集成并经过验证的方式交付。
PCI Express® (PCIe) 接口是计算机通信系统的重要组成部分,能够通过高带宽在各个计算节点(如 CPU、GPU、FPGA 和特定工作负载的加速器)之间实现数据的传输。基于云的计算和超大规模数据中心的兴起以及人工智能 (AI) 和机器学习 (ML) 等高带宽应用,都需要 PCI Express 5.0 的全新性能水平。
协议 | 数据速率 (Gbps) | 应用 |
---|---|---|
LPDDR5 | 6.4 | 手机、汽车、物联网 |
新闻
相关文章
简讯
视频
CSI – DSI 演示 (Rambus MIPI Fidus Inrevium FMC)