Memory Interfaces Icon

接口 IP

112G LR 多协议 SerDes PHY

一种基于 ADC 的长距离 (LR) 112G SerDes PHY 解决方案,提供适用于下一代网络和超大规模数据中心应用的一流性能和功率效率。

112G 工作原理

Rambus 112G LR MPS PHY 是一种全面的 IP 解决方案,旨在为下一代网络和超大规模数据中心在具有挑战性的长距离信号环境中提供一流性能。该解决方案在插入损耗超过 35dB 的铜缆和背板信道上支持 PAM-4 和 NRZ 信号以及 10.31 – 106.25 Gbps 的数据速率。112G MPS 架构的核心是一个运行速率为 56 GS/s 的 ADC,功耗可调,性能更优,同时 BER 较低。

112G SerDes PHY Subsystem Example

112G LR MPS PHY 子系统示例

112G LR MPS PHY 采用面向系统的方法进行设计,最大限度地提高了在包括 100 – 800 GbE 以及 112G 芯片到芯片 (C2C) 和芯片到模块 (C2M) 应用在内的当今最具挑战性的系统环境中的灵活性。

可用于先进的 7nm FinFET 工艺。

解决方案产品

协议兼容性

协议 数据速率 (Gbps) 应用
400GBASE-KR 106.25 电信和网络
400GAUI-4 C2C/C2M 106.25 电信和网络
200GBASE-KR 53.125 电信和网络
200GAUI-4 C2C/C2M 53.125 电信和网络
100GBASE-KR 25.78125 电信和网络
10G-KR LR 10.3125 电信和网络
CEI112G-VSR/MR/LR 75 – 116 C2C、C2M、铜背板网络
CEI56G-MR/LR 36 – 58 C2C、C2M、铜背板网络
CEI28G-MR 19.9 – 28.1 铜背板网络
CEI25G-LR 19.9 – 25.8 铜背板网络
CEI11G-LR 9.95 – 11.2 铜背板网络
Rambus 112G XSR and LR SerDes PHYs eBook cover

Rambus 112G XSR 和 LR SerDes PHY

计算能力的提高使需要更多计算能力的新型应用成为可能,这种良性循环的势头有增无减。当今,AI、自动驾驶汽车、视频流、AR 和 VR 领域的应用都需要增加带宽,降低延迟,提高速度。为此,驱动网络核心的太比特路由器和交换机的 SoC 必须提高运行速度。升级至 112G SerDes 是实现网络设备内和网络设备间通信的高速信号技术取得的最新进展。

发明

基于相位内插器的 CDR

与基于 PLL 的 CDR 相比,降低了时钟和数据恢复 (CDR) 电路的成本、功耗和面积,提升了高速并行和串行链路的抖动性能。

资源

新闻

相关文章

视频

Rambus 11G Serdes Demo
Rambus logo