Rambus

At Rambus, we create cutting-edge semiconductor and IP products, spanning memory and interfaces to security, smart sensors and lighting.

VESA DSC 和 VDC-M 视频压缩 IP 核

用于手机、AR/VR和汽车显示屏的视觉无损压缩性能

联系我们

VESA DSC 和 VDC-M 视频压缩 IP

Rambus VESA® 影像压缩传输 (DSC) 以及 VDC-M 编码器和解码器 IP 核提供了视觉无损视频压缩性能，帮助设计人员应对更高分辨率、更快刷新率和更大像素深度的尖端显示屏提出的与日俱增的带宽要求。

标准编码器
ASIC		解码器
ASIC		编码器
AMD FPGA		解码器
AMD FPGA		编码器
Intel FPGA		解码器
Intel FPGA
VESA DSC下载 VESA 影像压缩传输 (DSC) 编码器 ASIC 产品简介下载 VESA 影像压缩传输 (DSC) 解码器 ASIC 产品简介下载 VESA 影像压缩传输 (DSC) 编码器 AMD FPGA 产品简介 产品简介下载 VESA 影像压缩传输 (DSC) 解码器 AMD FPGA 产品简介 产品简介下载 VESA 影像压缩传输 (DSC) 编码器 Intel FPGA 产品简介 产品简介下载 VESA 影像压缩传输 (DSC) 解码器 Intel FPGA 产品简介 产品简介
VESA VDC-M下载 VESA 影像压缩传输 (DSC) 编码器 ASIC 产品简介下载 VESA 影像压缩传输 (DSC) 解码器 ASIC 产品简介下载 VESA 影像压缩传输 (DSC) 编码器 AMD FPGA 产品简介 产品简介 下载 VESA 影像压缩传输 (DSC) 编码器 Intel FPGA 产品简介 产品简介 

也可提供适用于 ASIC 的 VESA DSC 编码器的 ASIL-B 版本。

VESA DSC 和 VDC-M IP

特点 VESA DSC VESA VDC-M
编码块结构 3×1 像素 8×2 像素
视觉无损性能（比特/像素） 8 bpp 5-6 bpp
位/视频组件 8/10/12/14/16 8/10/12
编码机制 BP
ICH
MPP
MMAP 		BP
BP 跳过
MPP
MPP 回退
变换
延迟（端到端）
示例：UHD 3840 x 2160 		<0.5us
<2H 线路 		<1.2us
<5H 线路
RGB 和 YCbCR 4:4:4
原生编码 		是 是
YCbCR 4:2:0/4:2:2
原生编码 		是 是
HDR 就绪 是 是
像素/时钟架构 编码器：1
解码器：3 		编码器：2
解码器：4
向后兼容性 DSC 1.x VDC-M 1.x

VESA DSC 和 VDC-M 的视频压缩性能

Rambus VESA DSC 和 VDC-M IP 核为手机、AR/VR和汽车显示屏应用提供了视觉无损视频压缩。

VESA DSC IP 核可以将任何图像压缩为 8 比特/像素 (bpp)，这会为 24 bpp 图像带来 3倍压缩率，为 30 bpp 图像带来 3.75倍压缩率。VDC-M 核使用更复杂的视频编码工具，为需要更多压缩的应用实现更高的压缩因子。VDC-M 可以将 30 bpp 未压缩图像缩减为 6 bpp，并且在一些用例中，在 6倍压缩率下可以做到视觉无损。

VESA DSC 和 VDC-M IP 核可以与 Rambus MIPI DSI-2 控制器核心以及您所选的 C/D-PHY 组合构成完整的显示屏解决方案。

MIPI DSI-2 Host Controller (single channel) and VESA DSC Encoder
Rambus MIPI DSI-2 主机控制器（单通道）和 VESA VDC-M 编码器与 C/D-PHY 组合的示例

MIPI 赋能下一代显示屏

MIPI Drives Performance for Next-Generation Displays

MIPI® 联盟技术帮助并支持了手机市场的大幅增长。MIPI 接口解决方案的功能和能力也得到大幅增长。MIPI DSI-2SM 已成为不断丰富的产品系列所采用的领先显示屏接口，包括智能手机、增强现实/虚拟现实、物联网设备和 ADAS/自动驾驶汽车。随着应用范围的扩展，性能要求也随之增加。了解 MIPI DSI-2 接口和 VESA® DSC 视觉无损压缩技术如何应对下一代显示屏带来的挑战。

下载白皮书

来自博客

新闻

文章

网络研讨会

联系我们
Rambus logo